Laporan Akhir 2 modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a) Alat

    1. Jumper

Gambar 1. Jumper

    2. Panel DL 2203D 

    3. Panel DL 2203C 

    4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

b) Bahan

• Switch (SW-SPDT)

• Power

• Logic probe

    

• Gerbang AND

Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.

• Gerbang OR

Sama seperti gerbang sebelumnya, gerbang ini juga memerlukan dua input untuk menghasilkan satu output. Gerbang OR ini akan menghasilkan output 1 jika semua atau salah satu input merupakan bilangan biner 1. Sedangkan output akan menghasilkan 0 jika semua inputnya adalah bilangan biner 0.

• Gerbang XOR

Gerbang XOR ini memerlukan dua input untuk menghasilkan satu output. Jika input berbeda (misalkan: input A=1, input B=0) maka output yang dihasilkan adalah bilangan biner 1. Sedangkan jika input adalah sama maka akan menghasilkan output dengan bilangan biner 0.

• Gerbang XNOR

Gerbang logika XNOR adalah gabungan dari gerbang logika XOR dan gerbang logika NOT. Dari gabungan logika tersebut, maka disingkat menjadi XNOR atau Exclusive NOR. Gerbang logika XNOR dapat ditemukan pada komponen elektronika IC 7266.

Tabel kebenaran gerbang logika XNOR menjelaskan bahwa masukan yang sama akan menghasilkan keluaran angka “1”. Sedangkan, masukan yang berbeda akan menghasilkan keluaran berupa angka “0”. Jadi, bisa dikatakan bahwa tabel kebenaran XNOR kebalikan dari tabel XOR.

• Gerbang NOT

Gerbang logika NOT adalah gerbang logika yang bisa melakukan operasi peniadaan logika atau pembalik keadaan logika. Karena hal itulah, maka gerbang logika ini dinamakan gerbang logika NOT. Gerbang logika NOT juga dikenal sebagai rangkaian inverter. Gerbang logika NOT bisa ditemukan pada komponen listrik IC 7404.

Tabel kebenaran gerbang logika NOT menggambarkan bahwa masukan berupa angka “0” akan menghasilkan keluaran berupa angka “1” dan jika masukan berupa angka “1” akan menghasilkan keluaran angka “1”.

• Gerbang NAND

Gerbang logika NAND adalah gabungan dari gerbang logika AND dan gerbang logika NOT. Dari kedua gabungan logika itu, maka dapat dibaca menjadi NOT AND atau bisa disingkat menjadi NAND. Gerbang logika NAND dapat ditemukan pada komponen elektronika IC 7400.

Tabel kebenaran gerbang logika NAND menjelaskan bahwa masukan berupa angka “1” dengan angka “1” akan menghasilkan keluaran angka “0”. Sedangkan masukan angka “0” dengan angka “0” akan menghasilkan keluaran angka “1”.

• Gerbang NOR

Gerbang logika NOR adalah gerbang logika gabungan dari gerbang logika OR dan gerbang logika NOT. Gerbang logika NOR bisa kamu temukan pada komponen listrik yang bernama IC 7436.

Berdasarkan tabel kebenaran di atas gerbang logika NOR memiliki dua masukan dan satu keluaran. Masukan yang berupa angka “0” bertemu dengan angka “0” akan menghasilkan angka “1”. Sedangkan angka “1” bertemu dengan angka “1” akan menghasilkan keluaran angka “0”.

3. Rangkaian Simulasi [Kembali]

Untuk B0 dan B1

Untuk clock dan B0

4. Prinsip Kerja Rangkaian [Kembali]

• Untuk B1 dan B0 

Pada percobaan 1 ini terdapat input dari B1 dan B0 menggunakan sw SPDT. Pada gerbang NOT dihubungkan kaki inputnya dengan B1 dimana Gerbang NOT ini menggunakan prinsip kerja invers. Sehingga, jika input dari B1 jika 0, maka keluarannya akan 1, dan jika inputnya 1 maka keluarannya akan menjadi 0. Lalu B1 dan B0 dihubungkan dengan gerbang AND, OR, XOR, NAND, NOR dan XNOR yang dihubungkan juga dengan logic probe pada masing- masing gerbang dimana output dari masing-masing gerbang yaitu logic probe memiliki logika yang beda-beda sesuai dengan prinsip gerbangnya masing-masing, logika bisa dilihat pada tabel jurnal.

• Untuk clock dan B0

Saat gerbang dengan B0 Yaitu sw SPDT berlogika 1 terdapat gerbang pertama yaitu gerbang NOT. Lalu ada B1 yaitu clock dengan logika 1 dan 0 bergantian. Gerbang NOT akan menghasilkan output berlogika 1 disebabkan clock berlogika 0. Kemudian terdapat gerbang AND dengan input logika 1 dan 0 dari clock dan didapatkan output dengan logika 0 karena konsep dari gerbang AND ini ialah perkalian. Gerbang selanjutnya yaitu gerbang OR yang menghasilkan output logika 1 dengan konsep penjumlahan dimana logika 0 ditambah logika 1 menghasilkan logika 1. Gerbang berikutnya yang digunakan ialah gerbang XOR dengan output 1 yang mana konsep dari gerbang XOR ialah input berlogika 1 berjumlah ganjil didapatkan outputnya 1 dan begitu juga sebaliknya. Lalu terdapat gerbang NAND menghasilkan output 1 dikarenakan oleh gerbang NAND kebalikan konsep dari gerbang AND. Selanjutnya gerbang NOR dengan hasil output 0 karena konsep gerbang ini yaitu kebalikan dari gerbang OR. Terakhir menggunakan gerbang XNOR didapatkan hasil outputnya ialah 0. Prinsip gerbang ini merupakan kebalikan dari konsep gerbang XOR.

    

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

    1. Analisa pengaruh clock terhadap masing2 output gerbang logika

Pada saat clock dihubungkan ke gerbang not didapat output yang berlawanan dengan input clock. Untuk gerbang AND pada B0 berlogika 0 didapat outputnya bernilai nol terus, pada B0 berlogika 1 didapat outputnya sama dengan input clock. Untuk gerbang OR pada B0 berlogika 0 didapat outputnya sama dengan input clock, pada B0 berlogika 1 didapat ouputnya bernilai 1 terus. Untuk gerbang XOR pada B0 berlogika 0 didapat outputnya sama dengan input clock, dan pada B0 berlogika 1 didapat output berlawanan dengan input clock. Untuk gerbang NAND pada B0 berlogika 0 didapat output bernilai 1 terus, pada B0 berlogika 1 didapat output berlawanan dengan input clock. Untuk gerbang NOR pada B0 berlogika 0 didapat output berlawanan dengan input clock, pada B0 berlogika 1 didapat output bernilai nol terus. Untuk gerbang XNOR pada B0 berlogika 0 didapat output berlawanan dengan input clock, pada B0 berlogika 1 didapat output sama dengan input clock. 

    2. Analisa output gerbang logika jika kedua input dihubungkan dengan clock yang sama ( analisa menggunakan semua jenis gerbang logika) gambarkan sinyal outputnya

7. Link Download [Kembali]

• Download HTML
• Donwload Rangkaian
• Donwload Video Rangkaian
• Download datasheet NAND
• Donwload datasheet NOR
• Download datasheet XOR
• Download datasheet XNOR
• Download datasheet SPDT
• Donwload datasheet clock