Tugas Pendahuluan 1 modul 2
(Percobaan 1 kondisi 24)
Kondisi Percobaan 1 kondisi 24
Buatlah rangkaian J-K flip flop dan
D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=Clock, B4=1, B5=1, B6= 1 led diganti logicprobe.
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
4. Prinsip Kerja
[Kembali]
Dapat kita lihat pada gambar rangkain bahwa ada 2 rangkaian yaitu rangkaian J-K flip flop dan D flip flop.
Pada rangkaian J-K flip flop dan D flip flop. Setiap saklar SW-SPDT dihubungkan ke power untuk logika 1 dan dihubungkan ke ground untuk logika 0. Pada J-K flip flop, B1 dihubungkan ke input S, B2 dihubungkan ke input J, Clock dihubungkan ke input CLK, B4 dihubungkan ke input K dan B0 dihubungkan ke input R. Pertama-tama kita melihat input R-S, input R-S akan aktif jika berlogika 0 (active Low). Namun, pada kondisi ini input R-S berlogika 1 sehingga input R-S tidak aktif. Input CLK akan aktif jika berlogika 0 (active Low). Pada input J-K, input J berlogika 0 dan input K berlogika 1, dapat dilihat dari tabel kebenarannya maka output (Q) akan berlogika 0 dan Q' akan berlogika 1.
Kemudian, pada D-flip flop input S dihubungkan ke B1, input R dihubungkan ke B0, input D dihubungkan ke B5 dan input CLK dihubungkan ke B6. Hampir mirip dengan J-K flip flop, input R-S akan aktif saat berlogika 0 atau active low sedangkan pada kondisi ini berlogika 1 sehingga R-S tidak aktif. Input D berlogika 1 dan Input clock berlogika 1, sehingga dapat dilihat pada tabel kebenarannya maka output (Q) akan berlogika 1 dan Q' berlogika 0.
5. Link Download
[Kembali]
Download html disini
Download rangkaian disini
Download Datasheet 7474 disini
Donwload Datasheet 74LS112 disini
Download Datasheet switch disini
Download Video disini
0 komentar:
Posting Komentar