2. Alat dan Bahan
[Kembali]
2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [kembali]
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
Gambar 6. Power DC
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Logicprobe atau LED
Gambar 8. Logic Probe
4. Prinsip Kerja Rangkaian
[Kembali]
Pada percobaan 1 dibuat rangkaian seperti pada modul yaitu shift register menggunakan jk flip-flop. Prinsip kerja pada rangkaian ,inputan nantinya akan masuk melalui ic pada jk flip flop kemudian ic akan menyimpan data beberapa waktu lalu ic akan menggeser / mengirim data ke ic berikutnya, proses ini akan berlangsung sampai ic yang terakhir. Pada percobaan ada 4 kondisi yang dapat disimpulkan yaitu:
1. Ketika inputan masuk secara satu persatu dan output keluar secara satu persatu maka disebut SISO (Serial in serial out)
2. Ketika inputan masuk secara bersama dan output keluar secara satu persatu maka disebut PISO (Paralel in serial out)
3. Ketika inputan masuk secara satu persatu dan output keluar secara bersama maka disebut SIPO (Serial in paralel out)
4. Ketika inputan masuk secara bersama dan output keluar secara bersama maka disebut PIPO (Paralel in dan paralel out)
5. Video Rangkaian [Kembali]
6. Analisa
[Kembali]
1. Analisa output yang dihasilkan tiap tiap kondisi?
Dapat dilihat pada tabel percobaan 1, kondisi pertama (B3-B6 berlogika 1; B0 dan B2 berlogika 1 ; B1 bebas) sehingga didapatkan output nya yaitu berupa SISO (serial in serial out) dimana inputan masuk secara satu per satu dan output keluar secara satu persatu. Kondisi kedua (B3-B6 berlogika 0; B1 bebas; B0 berlogika 1 ; B2 fall time) sehingga didapatkan outputnya yaitu berupa SIPO (Serial in paralel out) dimana inputan masuk secara satu persatu dan output keluar secara bersama. Kondisi ketiga (B3-B6 bebas; B1 berlogika 0 ; B0 dan B2 berlogika 1) sehingga didapatkan output nya yaitu berupa PISO (Paralel in serial out) dimana inputan masuk secara bersama dan output keluar secara satu per satu. Kondisi keempat (B3-B6 bebas; B0 berlogika 1; B1 dan B2 berlogika 0) sehingga didapatkan outputnya berupa PIPO (Paralel in paralel out) dimana inputan masuk secara bersama dan output keluar secara bersama.
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip flop, bandingkan output yang didapatkan?
Pada saat rangkaian dihubungkan ke gerbang AND maka akan ada perbedaan variasi inputan 0 pada clock sehingga output shift register yang dihasilkan akan keluar secara bersama (paralel out) , jika gerbang AND dihapus maka inputan nya akan terus clock sehingga output shift register yang dihasilkan akan keluar secara satu persatu (serial out).
0 komentar:
Posting Komentar