Laporan Akhir 2 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

2.1 Alat dan Bahan 1

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan Proteus

1. IC 74LS112

Gambar 3. IC 74LS112

2. Switch (SW-SPDT)

Gambar 4. Switch

3. Logicprobe atau LED

Gambar 5. Logic Probe

4. Power DC

Gambar 6. Power DC

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian T flip-flop ini merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki output Q dan Q' toogle (bisa berlogika "1 dan 0" atau "0 dan 1") ketika inputannya high dan outputnya akan tetap jika inputannya low.

Dapat dilihat pada rangkaian T flip flop yang terhubung dengan ic 74LS112 dengan switch B0 terhubung R (Reset) , B1 terhubung dengan S (Set), B2 terhubung dengan CLK dan input J dan K terhubung ke Vcc menjadi 1 dengan logika 1. pada kondisi ini dihubungkan clock ke B2 dengan logika 1. Karena input T berlogika 1 maka output (Q) yang dihasilkan akan berlogika 0 dan (Q bar) akan berlogika 1, hal ini sesuai dengan tabel kebenarannya .

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

Percobaan 2:

1. Apa yang dimaksud dengan kondisi togle dan fungsi kondisi togle? 

Kondisi togle yaitu jika kondisi masukan mengakibatkan logika keluaran Q berkebalikan dari kondisi sebelum nya saat dipicu. Fungsi kondisi togle utk merubah output sistem berdasarkan keadaan sebelumnya. 

2. Bagaimana jika input T dihubungkan ke siny clock. Apa yang terjadi pada outputnya. Jelaskan! 

Dapat dilihat pada percobaan ke 2 pada tabel no 4 , input T(B2) dihubungkan ke sinyal clock lalu B0 dan B1 dihubungkan ke vcc atau masing masing berlogika 1,dapat dilihat output Q (H7) dan Q bar (H6) masing masing berkondisi togle dimana togle ini merupakan logika keluaran Q yang berkebalikan dengan kondisi sebelum nya.

3. Jika input B1 dihubungkan ke clock dan B0 ke ground apa yang terjadi. Jelaskan! 

Apabila B1 dihubungkan ke clock dan B0 ke ground maka akan didapat output Q berlogika 0 dimana akan terjadi ketidak stabilan pada output Q dan Q bar otomatis berlogika 1. Pada Kondisi ini rangkaian T flip flop mungkin tidak akan stabil atau tidak berfungsi dengan benar.

7. Link Download [Kembali]

Download html disini

Download Rangkaian disini

Download Video disini

Download Datasheet 74LS112 disini